背面供电技术，又称背面供电网络（BSPDN），是一种应用于先进半导体制造（尤其是2纳米及以下工艺节点）的创新芯片供电架构。该概念最早由比利时微电子研究中心（IMEC）于2019年提出。其核心原理是将传统位于晶体管层上方的供电网络转移至晶圆背面，通过垂直通孔（如纳米硅通孔）直接为晶体管供电。此举实现了供电与信号网络的物理分离，能有效缓解正面布线拥堵、降低电压损耗（IR Drop）并缩短供电路径。该技术可显著提升芯片性能、降低功耗并增加晶体管密度，是延续摩尔定律、突破先进制程互连瓶颈的关键技术。例如，其可带来芯片面积减少10%-19%、布线长度减少约9.2%、频率增益超过6%、标准单元利用率超过90%等显著效益。然而，该技术也面临晶圆减薄、散热管理、工艺复杂性与成本升高等挑战。目前，主要芯片制造商均已推进该技术的量产应用：英特尔率先实现其PowerVia技术的量产，该技术已随Intel 20A制程于2024年上半年进入生产准备阶段，并应用于Intel 18A等制程节点，其性能增强版本18A-P已于2026年进入风险试产；台积电计划在其2026年推出的N2P及A16制程节点中引入其超级电源轨（Super PowerRail）技术；三星则计划在其2027年量产的SF2Z（1.4nm）节点中应用BSPDN技术，且由于测试结果良好，正考虑将其应用节点从原计划提前至2nm节点。
想要了解更多“背面供电技术”的信息，请点击：背面供电技术百科
